d触发器是在沿发生触发下降沿触发D触发器5.1概述1.触发器及其基本特性触发器是能够存储一位二值信号的基本单元电路，在外触发下，两个稳态可相互转换。它是构成时序逻辑电路的基本单元电路。触发器有三个基本特性：
一般的JK触发器(如74LS107)是下降沿触发的，将它改装为等效的D触发器，也应是下降沿的，原因很简单，下降沿才会触发JK触发器。所谓D触发器，描述的并不是触发器的结构，而是触发器这关键的一环，就是「数字电路」课程中的「D 触发器」。「D 触发器」是计算机系统中存储器的基本组成单元。它有「时钟」和「数据」两个输入，功能是这样的：1. 当时钟的上升沿到来时[
˙ω˙ 图1 D触发器的状态转换图从表1可知，D触发器只有一个输入端D,其结构形式也有多种，图2所示为边沿型D触发器的逻辑图形符号，图2(a)所示为上升沿触发，图2(b)所示为下降沿触发。图2(a) 都有，分为上升沿D触发器和下降沿D触发器另一种通用型D触发器芯片(74LS74)就是上升沿触发的。一般的JK触发器(如74LS107)是下降沿触发的，将它改装为等效的D触发器，也应是下降沿的，
异步上升沿触发的D触发器也将异步高电平触发的D触发器进行封装，再按照上图接法，就构成了异步上升沿触发的D触发器。工作原理与同步上升沿触发的D触发器原理一本次我们着重介绍边沿(上升沿)触发式D触发器，和负边沿(下降沿)触发式D触发器。边沿(上升沿)触发式D触发器电路结构如下：该锁存器结构为主锁存器(左)+从锁存器(右) CLK1与CLK相异，C
